Sau khi đọc bài: https://daohainam.com/2021/08/13/cau-chuyen-ve-con-tro-pointer, bạn đã biết biến con trỏ là một số nguyên chứa địa chỉ của một vùng nhớ. Tuy nhiên đôi khi bạn còn nghe về khái niệm con trỏ gần và con trỏ xa (near pointer và far pointer), vậy chúng là gì?

Với các CPU đời cũ thời 16bit (đọc tiếp: 64 bit? 32 bit?), để định vị được đến tất cả các địa chỉ trong bộ nhớ, CPU dùng cơ chế segment:offset. Như đã đọc trong bài con trỏ, nếu thanh ghi địa chỉ có kích thước 16 bit, nó chỉ có thể chứa một địa chỉ từ 0-65535 (64KB), một biến con trỏ khi đó cũng chỉ chứa được một địa chỉ trong phạm vi tương tự.

Tuy nhiên, các CPU này lại có tới 20 đường địa chỉ, tức là giữa CPU và MCU (Memory Control Unit) có tới 20 “sợi dây điện” (gọi vậy cho dễ hình dung :D, đặt tên là A0-A19), do vậy CPU có thể gửi 1 con số lớn tới 20 bit đến MCU mỗi khi nó cần đọc/ghi 1 giá trị trong bộ nhớ. Vì một thanh ghi chỉ có kích thước 16 bit, do vậy nếu muốn lưu lại một địa chỉ, CPU phải kết hợp 2 thanh ghi lại với nhau. Người ta chia bộ nhớ thành từng phân đoạn (segment), mỗi segment sẽ bắt đầu tại một địa chỉ cách nhau 16 byte (1). Như vậy, segment 0 bắt đầu từ địa chỉ 0, segment 1 bắt đầu từ địa chỉ 16, segment 2 bắt đầu từ 32… và cứ như vậy.

Đáp án cho câu hỏi trong bài: https://daohainam.com/2021/12/30/vi-sao-duyet-mang-theo-dong-lai-nhanh-hon-theo-cot/

Khi nằm trong bộ nhớ, các mảng nhiều chiều sẽ được diễn dịch thành một mảng 1 chiều (vì bộ nhớ về cơ bản cũng chỉ là mảng 1 chiều). Mỗi dòng sẽ được sắp xếp liên tục theo thứ tự. Mỗi khi cần truy xuất đến 1 ô nào đó có địa chỉ m[dòng, cột], trình biên dịch sẽ biến đổi thành m[dòng * chiều rộng mảng + cột] (xem hình minh họa).

Như vậy, nếu ta đi chuyển theo dòng->cột (tương ứng với calculate_sum(sum, 1) trong https://github.com/…/clanc…/blob/master/CachingTests.cpp), thứ tự truy xuất trong bộ nhớ sẽ được tăng dần, trong khi đó, nếu ta di chuyển theo cột->dòng, thứ tự truy xuất theo hình minh họa sẽ là 0, 4, 8, 1, 5…

Bộ nhớ cache trong CPU được tổ chức theo từng lance (không biết dịch ra thế nào, trong tiếng Việt ta vẫn dùng từ lance để chỉ các phần đường phân cách nhau). Mỗi lance có kích thước 64 byte, mỗi khi nạp từ RAM vào cache, hay từ cache vào RAM nó sẽ luôn làm việc với từng lance như vậy. Do đó khi đọc vào 1 byte, tất cả các byte lân cận trong cùng lance sẽ nằm sẵn ngay trong cache, khi bạn đọc đến byte kế tiếp bạn chỉ cần lấy nó ra từ cache (cache hit). Tốc độ của cache lại nhanh hơn RAM rất nhiều, người ta tính toán rằng cache L1 trong CPU có tốc độ nhanh hơn vài chục tới cả trăm lần so với truy xuất từ RAM.

Kết quả là việc đọc/ghi dữ liệu tuần tự sẽ cho tốc độ tốt hơn nhiều so với truy xuất ngẫu nhiên. Điều này cũng tương tự như khi bạn đọc dữ liệu từ ổ SSD, vốn không có các cơ cấu cơ học và không có thời gian di chuyển đầu đọc như HDD, tuy nhiên khi copy 1 file lớn vẫn nhanh hơn nhiều so với copy nhiều file nhỏ. Đó cũng là do khi đọc/ghi tuần tự thì xác suất cache hit sẽ lớn hơn nhiều so với cache miss.Khi làm việc với các ứng dụng lớn, việc tổ chức cách lưu trữ dữ liệu rất quan trọng!

Giải thích về ghi chú 2: Trong hình minh họa ta sẽ thấy Stack nằm lộn ngược từ trên xuống, đó cũng là cách bộ nhớ Stack được tổ chức trong thực tế, nhờ phát triển từ địa chỉ cao xuống địa chỉ thấp mà CPU có thể phát hiện ra lỗi Stack overflow một cách dễ dàng (so sánh với 0).